Advertisement

Der Feldeffekttransistor

Der Feldeffekttransistor

Der Sperrschicht-Feldeffekttransistor oder JFET ist ein spannungsgesteuertes unipolares Dreipol-Halbleiterbauelement, das in N-Kanal- und P-Kanal-Konfigurationen verfügbar ist.

In den Tutorials zu den Bipolartransistoren haben wir gesehen, dass der Kollektorstrom des Transistors proportional zum Eingangsstrom ist, der in den Basisanschluss des Geräts fließt, wodurch der Bipolartransistor zu einem mit “Strom” betriebenen Gerät (Beta-Modell) wird, da ein kleinerer Strom verwendet werden kann, um einen größeren Laststrom zu schalten.

Der Feldeffekttransistor, oder einfach FET, verwendet jedoch die Spannung, die an ihre Eingangsklemme angelegt wird, das Gate genannt, um den Strom zu steuern, der durch sie fließt, was dazu führt, dass der Ausgangsstrom proportional zur Eingangsspannung ist. Da ihr Betrieb von einem elektrischen Feld (daher der Name Feldeffekt) abhängt, das durch die Eingangs-Gate-Spannung erzeugt wird, macht dies den Feldeffekt-Transistor zu einem “Spannungs” betriebenen Gerät.

Der Feldeffekttransistor ist ein unipolares Halbleiterbauelement mit drei Anschlüssen, das sehr ähnliche Eigenschaften wie die ihrer bipolaren Transistor-Gegenstücke aufweist, d.h. hohe Effizienz, sofortiger Betrieb, robust und billig und kann in den meisten elektronischen Schaltungsanwendungen verwendet werden, um ihre äquivalenten bipolaren Transistoren (BJT) zu ersetzen.

Feldeffekt Transistor

Typischer Feldeffekt Transistor

Feldeffekttransistoren können viel kleiner als ein äquivalenter BJT-Transistor sein und sind zusammen mit ihrem geringen Stromverbrauch und ihrer geringen Verlustleistung ideal für den Einsatz in integrierten Schaltungen wie den CMOS digitale Logikchips.

Wir erinnern uns aus den vorherigen Tutorials, dass es zwei grundlegende Typen von bipolaren Transistoren gibt, NPN und PNP, die im Wesentlichen die physikalische Anordnung der P-Typ- und N-Typ-Halbleitermaterialien beschreiben, aus denen sie hergestellt werden. Dies gilt auch für FET’s, da es auch zwei grundlegende Klassifizierungen von Feldeffekttransistoren gibt, den sogenannten N-Kanal-FET und den P-Kanal-FET.

Der Feldeffekttransistor ist ein dreistufiges Endgerät, das innerhalb der Hauptstrombahn zwischen den Klemmen “Drain” (Abfluss) und “Source” (Zufluss), die in ihrer Funktion dem Kollektor bzw. dem Emitter des bipolaren Transistors entsprechen, ohne PN-Übergänge aufgebaut ist. Der Strompfad zwischen diesen beiden Anschlüssen wird als “Kanal” bezeichnet, der entweder aus einem P-Typ- oder einem N-Typ-Halbleitermaterial bestehen kann.

Die Steuerung des in diesem Kanal fließenden Stroms erfolgt durch Variation der am Gate (Steuerelektrode) angelegten Spannung. Bipolare Transistoren sind, wie der Name schon sagt, “bipolare” Bauelemente, da sie mit beiden Arten von Ladungsträgern, Löchern und Elektronen, arbeiten. Der Feldeffekttransistor hingegen ist ein “unipolares”-Gerät, das nur von der Leitung von Elektronen (N-Kanal) oder Löchern (P-Kanal) abhängt.

Feldeffekttransistoren haben einen großen Vorteil gegenüber ihren Standard-Bipolartransistor-Cousins, da ihre Eingangsimpedanz (Rin) sehr hoch ist (Tausende von Ohm), während der BJT vergleichsweise niedrig ist. Diese sehr hohe Eingangsimpedanz macht sie sehr empfindlich gegenüber Eingangsspannungssignalen, aber der Preis dieser hohen Empfindlichkeit bedeutet auch, dass sie leicht durch statische Elektrizität beschädigt werden können.

Es gibt zwei Haupttypen von Feldeffekttransistoren, den Sperrschicht-FETs (Junction Field Effect Transistor oder JFET) und den Isolierschicht-Feldeffekttransistor (Insulated-Gate Field Effect Transistor oder IGFET), der allgemein als Metall-Oxid-Halbleiter-Feldeffekttransistor Standard (Metal Oxide Semiconductor Field Effect Transistor oder kurz MOSFET) bekannt ist.

Sperrschicht-FET’s

Wir haben bereits früher gesehen, dass ein bipolarer Sperrschichttransistor mit zwei PN-Steckverbindern im Hauptstrompfad zwischen Emitter und Kollektor-Klemmen aufgebaut ist. Der Sperrschicht-FET (JUGFET oder JFET) hat keine PN-Anschlüsse, sondern ein schmales Stück hochohmiges Halbleitermaterial, das einen “Kanal” aus N- oder P-Silizium bildet, durch den die Ladungen zwischen den beiden ohmschen Anschlüssen an beiden Enden durchfließen können. Sie werden Drain und Source genannt.

Es gibt zwei Grundkonfigurationen von Sperrschicht-Feldeffekttransistoren, den N-Kanal-JFET und den P-Kanal-JFET. Der Kanal des N-Kanal-JFETs ist mit Donor-Verunreinigungen dotiert, was bedeutet, dass der Stromfluss durch den Kanal negativ ist (daher der Begriff N-Kanal) in Form von Elektronen.

Ebenso ist der Kanal des P-Kanal-JFETs mit Akzeptor-Verunreinigungen dotiert, was bedeutet, dass der Stromfluss durch den Kanal positiv ist (daher der Begriff P-Kanal) in Form von Löchern. N-Kanal-JFETs haben eine höhere Kanalleitfähigkeit (geringerer Widerstand) als ihre äquivalenten P-Kanal-Typen, da Elektronen eine höhere Mobilität durch einen Leiter haben als Löcher. Dies macht die N-Kanal JFETs zu einem effizienteren Leiter im Vergleich zu ihrem P-Kanal-Gegenstück.

Wir haben bereits früher ausgeführt, dass es an beiden Enden des Kanals zwei ohmsche elektrische Verbindungen gibt, die Drain und Source genannt werden. Aber innerhalb dieses Kanals gibt es eine dritte elektrische Verbindung, die Gate Terminal (Steuerelektrode) genannt wird. Diese kann auch aus Material vom Typ P oder N sein, das einen PN-Anschluss mit dem Hauptkanal bildet. Die Beziehung zwischen den Anschlüssen eines Sperrschicht-Feldeffekttransistors und eines bipolaren Sperrschicht-Transistors wird im Folgenden verglichen.

Vergleich der Verbindungen zwischen einem JFET und einem BJT

Vergleich der Verbindungen zwischen einem JFET und einem BJT

Bipolarer Transistor (BJT) Feldeffekttransistor (FET)
Emitter – (E)     >>     Source – (S)
Base – (B)     >>     Gate – (G)
Collector – (C)     >>     Drain – (D)

Die Symbole und der prinzipielle Aufbau für beide Konfigurationen von JFETs sind nachfolgend dargestellt.

Sperrschicht-Feldeffekt-Transistor-Symbol

Der Halbleiter “Kanal” des Junction Field Effect Transistors ist ein Widerstandspfad, durch den eine Spannung VDS ein Strom ID fließt, so dass der Junction Field Effect Transistor den Strom in beide Richtungen gleichermaßen gut leiten kann. Da der Kanal in der Natur resistiv ist, wird ein Spannungsgradient entlang der Länge des Kanals gebildet, wobei diese Spannung weniger positiv wird, wenn wir von der Drain-Klemme zur Source-Klemme gehen.

Dies hat zur Folge, dass der PN-Anschluss eine hohe Sperrvorspannung am Drain-Anschluss und eine geringere Sperrvorspannung am Source-Anschluss aufweist. Durch diese Verzerrung bildet sich innerhalb des Kanals eine “Sperrschicht”, deren Breite mit der Verzerrung zunimmt.

Die Größe des Stroms, der durch den Kanal zwischen den Anschlüssen Drain und Source fließt, wird durch eine Spannung gesteuert, die an die Gate-Anschlussklemme angelegt wird. Bei einem N-Kanal-JFET ist diese Gatespannung negativ, während bei einem P-Kanal-JFET die Gatespannung positiv ist. Der Hauptunterschied zwischen dem JFET und einem BJT-Gerät besteht darin, dass der Gate-Strom praktisch Null ist, während der Basisstrom des BJT immer einen Wert größer als Null hat.

Vorspannung eines N-Kanal-JFETs

Verarmungsmodus-Sperrschicht-Feldeffekttransistor

Das Querschnittdiagramm oben zeigt einen N-Typ-Halbleiterkanal mit einem P-Typ-Bereich, als Gate bezeichnet, der in den N-Typ-Kanal diffundiert und einen umgekehrten vorgespannten PN-Übergang bildet. Es ist dieser Übergang, der den Verarmungsbereich um den Gate-Bereich herum bildet, wenn keine externen Spannungen angelegt werden. JFETs werden daher auch als Verarmungs-Bauelemente bezeichnet.

Diese Verarmungszone erzeugt einen Potentialgradienten, der um den PN-Übergang herum unterschiedlich dick ist und den Stromfluss durch den Kanal einschränkt, indem er seine effektive Breite verringert und damit den Gesamtwiderstand des Kanals selbst erhöht.

Wir können sehen, dass sich der am stärksten verarmte Teil der Verarmungsregion zwischen dem Gate und dem Drain befindet, während der am wenigsten verarmte Teil zwischen Gate und Source liegt. Dann leitet der Kanal des JFETs mit Nullvorspannung (d.h., der Sperrbereich hat eine Breite nahe Null).

Ohne externe Gate-Spannung (VG = 0) und mit einer kleinen Spannung (VDS) zwischen Drain und Source, fließt der maximale Sättigungsstrom (IDSS) durch den Kanal vom Drain zur Source, der nur durch den kleinen Sperrbereich um die Knotenpunkte begrenzt ist.

Wird nun eine kleine negative Spannung (-VGS) an das Gate angelegt, so beginnt die Größe des Sperrbereichs zu wachsen, wodurch die gesamte effektive Fläche des Kanals reduziert und damit der durchfließende Strom reduziert wird, es entsteht eine Art “Quetsch-Effekt”. Durch Anlegen einer Sperrvorspannung vergrößert sich also die Breite des Sperrbereichs, was wiederum die Leitung des Kanals verringert.

Da der PN-Übergang invers vorgespannt ist, fließt nur wenig Strom in den Gate-Anschluss. Da die Gate-Spannung (-VGS) negativer wird, nimmt die Breite des Kanals ab, bis kein Strom mehr zwischen Drain und Source fließt und der FET als “pinched-off” bezeichnet wird (ähnlich dem Cut-off-Bereich bei einem BJT). Die Spannung, bei der sich der Kanal schließt, wird als “Pinch-Off-Spannung” (VP) bezeichnet.

JFET-Kanal abgeklemmt (pinched-off)

JFET-Kanal abgeklemmt

In diesem Pinch-Off-Bereich steuert die Gate-Spannung, VGS den Kanalstrom und VDS hat wenig oder gar keinen Einfluss.

jfet modell

JFET Modell

Das Ergebnis ist, dass der FET eher wie ein spannungsgesteuerter Widerstand wirkt, der bei VGS = 0 einen Nullwiderstand und bei sehr negativer Gatespannung einen maximalen “ON”-Widerstand (RDS) aufweist. Unter normalen Betriebsbedingungen ist das JFET-Gate immer negativ gegenüber der Quelle.

Es ist wichtig, dass die Gatespannung niemals positiv ist, weil sonst der Kanalstrom nicht zur Source sondern zum Gate fließt, der JFETs wird zerstört. Um den Kanal zu schließen gilt:

  • Keine Gatespannung (VGS) und VDS wird von Null erhöht.
  • Keine VDS und Gate-Steuerung wird negativ von Null reduziert.
  • VDS und VGS unterschiedlich.

Der P-Kanal Junction Field Effect Transistor arbeitet wie der oben beschriebene N-Kanal Baustein, mit folgenden Ausnahmen: 1). Der Kanalstrom ist aufgrund von Löchern positiv, 2). Die Polarität der Vorspannung muss umgekehrt werden.

Die Ausgangskennlinie eines N-Kanal-JFETs mit dem zur Quelle kurzgeschlossenen Gate wird wie folgt angegeben:

Ausgangskennlinie U-I-Kennlinien eines typischen FETs

JFET-Kennlinien

Die am Gate anliegende Spannung VGS steuert den Strom, der zwischen den Anschlüssen Drain und Source fließt. VGS bezieht sich auf die Spannung, die zwischen Gate und Source angelegt wird, während VDS auf die Spannung zwischen Drain und Source verweist.

Da es sich bei einem Junction Field Effect Transistor um einen spannungsgesteuerten Transistor handelt, “KEIN Strom fließt zum Gate!”, entspricht der Source Strom (IS), der aus dem Gerät fließt, dem Drain Strom, der in das Gerät fließt und somit ist (ID = IS).

Die oben gezeigten Kennlinienbeispiele zeigen die vier verschiedenen Betriebsbereiche eines JFETs:

  • Ohmsche Region – Wenn VGS = 0 ist, ist die Sperrschicht des Kanals sehr klein und der JFET verhält sich wie ein spannungsgesteuerter Widerstand.
  • Cut-off Region – Dies ist auch bekannt als der Pinch-off-Bereich, wo die Gate-Spannung, VGS ausreichend ist, dass der JFET als offener Stromkreis agiert, weil der Kanalwiderstand maximal ist.
  • Sättigungs- oder aktiver Bereich – Der JFET wird zu einem guten Leiter und durch die Gate-Source-Spannung (VGS) gesteuert, während die Drain-Source-Spannung (VDS) wenig oder gar keinen Einfluss hat.
  • Breakdown Region – Die Spannung zwischen Drain und Source (VDS) ist hoch genug, um den Widerstandskanal des JFETs zu brechen und unkontrollierten Maximalstrom zu leiten.

Die Kennlinien für einen P-Kanal Sperrschicht-Feldeffekttransistor sind die gleichen wie oben, nur dass der Drain Strom ID mit steigender positiver Gate-Source-Spannung (VGS) abnimmt.

Der Drain-Strom ist Null, wenn VGS = VP. Für den normalen Betrieb ist VGS irgendwo zwischen VP und 0. Dann können wir den Drain Strom, ID für jeden beliebigen Vorspannungspunkt in der Sättigungs- oder aktiven Region wie folgt berechnen:

Ableitstrom im aktiven Bereich.

Sperrschicht-Effekt Transistor-Drain-Strom

Beachten Sie, dass der Wert des Drain-Stromes zwischen Null (Pinch-off) und IDSS (maximaler Strom) liegt. Durch die Kenntnis des Drain Stroms ID und der Drain-Source-Spannung VDS wird der Widerstand des Kanals als:

Drain-Source Kanalwiderstand.

JFET Kanalwiderstand

gm ist die “Transkonduktanzverstärkung”, da der JFET ein spannungsgesteuertes Gerät ist, das die Änderungsrate des Drain-Stromes in Bezug auf die Änderung der Gate-Source-Spannung darstellt.

Modi der FET’s

Wie der bipolare Sperrschichttransistor ist auch der Feldeffekttransistor, als Baustein mit drein Anschlüssen in der Lage, drei verschiedene Betriebsarten zu realisieren und kann daher innerhalb eines Schaltkreises in einer der folgenden Konfigurationen angeschlossen werden.

Common Source (CS)-Konfiguration

Common Source Konfiguration

In der Common Source-Konfiguration (ähnlich wie bei einem Emitter) wird der Eingang auf das Gate gelegt und sein Ausgang aus dem Drain entnommen (siehe Abbildung). Dies ist die häufigste Betriebsart des FETs aufgrund seiner hohen Eingangsimpedanz und der guten Spannungsverstärkung, weshalb Common Source-Verstärker weit verbreitet sind.

Der Common Source Mode des FET-Anschlusses wird in der Regel in Audio-Frequenzverstärkern und in hochohmigen Vorverstärkern und Stufen verwendet. Da es sich um eine Verstärkerschaltung handelt, ist das Ausgangssignal 180o “phasenverschoben” zum Eingang.

Common Gate (CG) Konfiguration

Common Gate Konfiguration

In der Common-Gate-Konfiguration (ähnlich der Basis-Konfiguration) wird der Eingang an die Quelle angelegt und ihr Ausgang wird aus dem Drain entnommen, wobei das Gate direkt mit der Masse (0v) verbunden ist, wie in der Abbildung gezeigt. Die hohe Eingangsimpedanz des vorherigen Anschlusses geht in dieser Konfiguration verloren, da das gemeinsame Gate eine niedrige Eingangsimpedanz, aber eine hohe Ausgangsimpedanz hat.

Diese Art der FET-Konfiguration kann in Hochfrequenzschaltungen oder in Impedanz-anpassungsschaltungen verwendet werden, bei denen eine niedrige Eingangsimpedanz an eine hohe Ausgangsimpedanz angepasst werden muss. Der Ausgang ist mit dem Eingang “in Phase”.

Common Drain Konfiguration

Common Drain Konfiguration

In der Common-Drain-Konfiguration (ähnlich Kollektor- Konfiguration) wird der Eingang auf das Gate gelegt und der Ausgang auf Source. Die Common-Drain- oder “Source-Follower”-Konfiguration hat eine hohe Eingangsimpedanz und eine niedrige Ausgangsimpedanz und eine nahezu unempfindliche Spannungsverstärkung, weshalb sie in Pufferverstärkern eingesetzt wird. Die Spannungsverstärkung der Source-Follower-Konfiguration ist kleiner als die Einheit, und das Ausgangssignal ist “in Phase”, 0o mit dem Eingangssignal.

Diese Art der Konfiguration wird als “Common Drain” bezeichnet, da am Drain-Anschluss kein Signal zur Verfügung steht, die Spannung vorhanden ist und +VDD nur ein Bias liefert. Der Ausgang ist gleichphasig mit dem Eingang.

Der JFET-Verstärker

Genau wie der bipolare Sperrschicht-Transistor können JFET’s zur Herstellung von einstufigen Class-A-Verstärkerschaltungen verwendet werden, wobei der JFET Common Source Amplifier und die Eigenschaften dem BJT Common Emitter Circuit sehr ähnlich sind. Der Hauptvorteil, den JFET-Verstärker gegenüber BJT-Verstärkern haben, ist ihre hohe Eingangsimpedanz, die durch das Gate Biasing Resistive Network gesteuert wird, das aus R1 und R2 gebildet wird.

Vorspannung des JFET-Verstärkers

JFET-Verstärker

Diese Verstärker-Schaltung mit gemeinsamer Quelle (CS) wird im Class-A-Modus durch das Spannungsteilernetz, das aus den Widerständen R1 und R2 gebildet wird, vorgespannt. Die Spannung über den Quellwiderstand RS wird in der Regel auf etwa ein Viertel von VDD, (VDD /4) eingestellt, kann aber jeder vernünftige Wert sein.

Aus diesem RS-Wert kann dann die erforderliche Gatespannung berechnet werden. Da der Gate-Strom gleich Null ist, (IG = 0), können wir durch die richtige Auswahl der Widerstände R1 und R2 die erforderliche DC-Ruhespannung einstellen.

Die Steuerung des Drain-Stromes durch ein negatives Gate-Potential macht den Junction Field Effect Transistor als Schalter nützlich, und es ist wichtig, dass die Gatespannung niemals positiv für einen N-Kanal-JFET ist, da der Kanalstrom zum Gate fließt und nicht zum Drain, was zu Schäden am JFET führt. Die Funktionsprinzipien für einen P-Kanal JFET sind die gleichen wie für den N-Kanal JFET, nur dass die Polarität der Spannungen umgekehrt werden muss.

Im nächsten Tutorial über Transistoren werden wir uns einen anderen Typ von Feldeffekttransistoren, MOSFET genannt, ansehen. Seine Gate-Verbindung ist vollständig vom Hauptstromkanal isoliert.

4 Kommentar

Tritt dem Gespräch bei!

Error! Bitte alle Felder ausfüllen.

  • geba

    Sie schreiben, dass beim N-JFET das Gate niemals positiv sein darf. Kann das stimmen ? Man könnte ja keinen üblichen Spannungsteiler an das Gate legen.
    Das tut man aber.
    Meinten Sie etwa, das Gate darf niemals positiver als das Drain sein ?
    Das wäre aber was anderes.

    • Wayne Storr

      Beim n-Kanal-JFET mit Spannungsteiler-Vorspannung hält die Kombination aus Spannungsteilernetzwerk und Source-Widerstand die Spannung an der Source des JFET positiver als die Spannung am Gate, um den Gate-Source-Übergang umgekehrt zu halten -voreingenommen. Die Gate-Spannung VG wird also durch die Widerstände R1 und R2 und VS durch IDRS eingestellt der Gate-Source-Übergang ist in Sperrichtung vorgespannt. Die Gleichspannungen bestimmen den Q-Punkt.

      • geba

        @wayne Storr
        Vielen Dank. Wäre schön, wenn das in den Tutorials auch so schön erklärt werden würde, anstatt einfach zu schreiben:
        “Das Gate eines N-Jefet darf niemals postiv werden, weil sonst der FET zerstört wird.”
        Das ist meines Erachtens nicht präzise genug.

        Mit freundlichen Grüßen
        g.bast